# BUNDESREPUBLIK DEUTSCHLAND





## Bescheinigung



Die Philips Corporate Intellectual Property GmbH in Aachen/Deutschland hat eine Patentanmeldung unter der Bezeichnung

"Multiprozessorsystem"

am 21. August 1999 beim Deutschen Patent- und Markenamt eingereicht.

Der Firmensitz der Anmelderin wurde geändert in:
Philips Corporate Intellectual Property GmbH in Hamburg/Deutschland

Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ursprünglichen Unterlagen dieser Patentanmeldung.

Die Anmeldung hat im Deutschen Patent- und Markenamt vorläufig die Symbole G 06 F und H 04 B der Internationalen Patentklassifikation erhalten.

München, den 13. April 2000

**Deutsches Patent- und Markenamt** 

Der Präsident

Im Auftrag

Warren .

Aktenzeichen: 199 39 763.5



## ZUSAMMENFASSUNG

### Multiprozessorsystem

Multiprozessorsystem, insbesondere für Endgeräte der mobilen Funktelefonie, bei dem auf einem gemeinsamen Chip angeordnet sind:

- 5 wenigstens zwei Prozessoren,
  - wenigstens ein wiederbeschreibbarer Speicher, auf den beide Prozessoren zugreifen können,
  - wenigstens ein Cache-Speicher, über den der erste Prozessor auf den Speicher Zugriff hat, und
- 10 wenigstens eine Brücke, über die der zweite Prozessor Zugriff auf den Speicher hat.





#### **BESCHREIBUNG**

Multiprozessorsystem

Die Erfindung betrifft ein Multiprozessorsystem, insbesondere für Endgeräte der mobilen Funktelefonie.

Bei Endgeräten der mobilen Funktelefonie kommen zur Zeit Multiprozessorsysteme zum

Einsatz, bei denen auf einem Chip zwei Prozessoren vorgesehen sind. Bei einem Prozessor kann es sich um einen System-Microcontroller handeln, der für Protokoll- und Steuerungsaufgaben mittlerer Leistung vorgesehen ist, während der andere Prozessor ein digitaler Signalprozessor hoher Leistung sein kann. Jedem Prozessor ist wenigstens ein chipexterner
Speicher vorgesehen, so z. B. ein externer Flash-Programm-Speicher oder entsprechende
externe Datenspeicher. In diesem System ist also ein bestimmter Speicher nur einem Prozessor zugeordnet, das heißt, nur dieser Prozessor kann auf den festgelegten Speicher zu-

greifen. Eine derartige Systemkonfiguration ist jedoch in mehrerlei Hinsicht nachteilig.


Zum einen sind für die Kommunikation der verschiedenen Chips, die die Prozessoren einerseits und die separaten Speicher andererseits aufweisen, eine Vielzahl von Pins am jeweiligen Chip zu belegen. Weiterhin ist der Stromverbrauch für die Programm- und Datenkommunikation beachtlich hoch. Auch benötigt die beschriebene Konfiguration beachtlich viel Platz, was insbesondere bei den immer kleiner werdenden Endgeräten nachteilig ist.

Der Erfindung liegt damit das Problem zugrunde, ein Multiprozessorsystem, welches im Bereich der Telekommunikationstechnik und dort insbesondere bei Endgeräten der mobilen Funktelefonie Anwendung finden kann, anzugeben, welches gegenüber dem beschriebenen Stand der Technik verbessert ist.

Zur Lösung dieses Problems ist bei einem Multiprozessorsystem, insbesondere für Endgeräte der mobilen Funktelefonie vorgesehen, dass auf einem gemeinsamen Chip angeordnet sind:

25





- wenigstens zwei Prozessoren,

5

15.


- wenigstens ein wiederbeschreibbarer Speicher, auf den beide Prozessoren zugreifen können,
- wenigstens ein Cache-Speicher, über den der erste Prozessor auf den Speicher Zugriff hat, und
- wenigstens eine Brücke, über die der zweite Prozessor Zugriff auf den Speicher hat.

Beim erfindungsgemäßen Prozessorsystem sind mit besonderem Vorteil einerseits die Prozessoren, andererseits wenigstens ein wiederbeschreibbarer Speicher, auf den im Rahmen des Betriebes beide Prozessoren zugreifen können und entsprechende Informationen abfragen oder dort einschreiben können, auf einem gemeinsamen Chip integriert. Der erste Prozessor, bei dem es sich beispielsweise um einen digitalen Signalprozessor handeln kann, ist über wenigstens einen Cache-Speicher mit dem wiederbeschreibbaren Speicher verbunden. Der Zugriff des zweiten Prozessors, bei dem es sich um einen System-Microcontroller handeln kann, wird über wenigstens eine Brücke realisiert. Die erfindungsgemäße Integration der genannten Elemente auf einem gemeinsamen Chip ermöglicht eine Kommunikation zwischen den Prozessoren und dem Speicher direkt auf dem Chip, irgendwelche Pins sind, da der Speicher eben nicht extern ist, nicht vorzusehen. Die Integrationsrate des Chips wird beachtlich erhöht. Auch der im Rahmen der Kommunikation zwischen den 20 Prozessoren und dem Speicher benötigte Strom ist wesentlich geringer, da ein chipintegrierter Speicher generell den Stromverbrauch eines Systems optimiert. Die beschriebene Systemarchitektur kann speziell bei Endgeräten der mobilen Funktelefonie in den Standards GSM, DCS1800, PCS1900, IS95 und IS136 Anwendung finden.

25 Beide Prozessoren können mit unterschiedlichen, voneinander getrennten Arbeitstakten arbeiten. Weiterhin kann vorgesehen sein, dass der Speicher über zwei Cache-Speicher an dem ersten Prozessor angeschlossen ist, von denen einer für einen Zugriff auf den Speicher zum Auslesen oder Einschreiben eines Programms und der andere für einen Zugriff auf den Speicher zum Auslesen von Daten dient. Der nicht flüchtige wiederbeschreibbare 30 Speicher weist also verschiedene Speicherbereiche auf, in denen unterschiedliche Informationen abgelegt werden. Programm und Daten für jeden der angeschlossenen Prozessoren können frei im nicht flüchtigen wiederbeschreibbaren Speicher abgelegt werden. Über die



20



beiden Cache-Speicher, bei denen es sich um schnelle Pufferspeicher handelt, wird sichergestellt, dass die aus dem relativ langsam arbeitenden Speicher abzurufenden Daten bzw. Informationen dem schnell arbeitenden ersten Prozessor bzw. dem digitalen Signalprozessor zur Verfügung stehen. Die beiden Cache-Speicher ermöglichen ferner auch einen einfachen Zugriff des zweiten Prozessors (z. B. Microcontroller) auf den Speicher, da mittels der Cache-Speicher sichergestellt wird, dass der erste Prozessor (z. B. digitaler Signalprozessor) nicht ständig Daten aus dem Speicher abruft und diesen belegt, da die wesentlichen Daten, die der erste Prozessor bzw. der digitale Signalprozessor benötigt, in der Regel in den beiden Cache-Speichern bereits abgelegt sind und von dort abgerufen werden, so dass der Speicher nicht dauernd vom ersten Prozessor belegt ist und auch der zweite Prozessor über die Brücke auf den Speicher zugreifen kann.

Wie beschrieben ist der Speicher vorteilhaft in separate Speicherbereiche für ein Programm und für Daten unterteilt. Dabei können den jeweiligen Prozessoren separate Speicherbe-15 reiche für Programm und für Daten zugeordnet sein, das heißt, es sind beispielsweise zwei Programmbereiche vorhänden, von denen einer dem ersten Prozessor bzw. dem digitalen Signalprozessor und der andere dem zweiten Prozessor bzw. dem System-Microcontroller zugeordnet ist, wie auch entsprechende Datenspeicherbereiche vorgesehen sind. Insgesamt ist die Möglichkeit zur beliebigen Partionierung der Speicherbereiche gegeben. Es ist lediglich erforderlich, vor einer ersten Implementierung den Gesamtspeicherbedarf zu bestimmen, die Partionierung kann dann beliebig eingestellt werden. Selbstverständlich ist es auch noch möglich, einen weiteren Speicherbereich für Daten, auf die beide zugreifen können, vorzusehen.

25 In Weiterbildung der Erfindung kann vorgesehen sein, dass die Brücke zur Synchronisation zwischen einem ersten Datenbus, über den der Speicher kommuniziert, und einem zweiten Datenbus, über den der zweite Prozessor kommuniziert, und der hinsichtlich der Übertragungsbreite schmäler ist, ausgebildet ist. Die vollständige Integration der genannten Systemkomponenten auf einem Chip ermöglicht auf einfache Weise die Ausbildung von 30 Datenbussen. Da der integrierte Speicher insbesondere im Rahmen der Kommunikation mit dem ersten Prozessor bzw. dem digitalen Signalprozessor hohe Übertragungsraten bewerkstelligen muss ist es zweckmäßig, diesem einen Datenbus mit hoher Übertragungs-

breite zuzuordnen, über den die Daten an den mit einer hohen Taktfrequenz arbeitenden ersten Prozessor geliefert werden. Da der zweite Prozessor mit einem niedrigeren Takt und infolgedessen langsamer arbeitet ist es ausreichend, diesem einen hinsichtlich der Übertragungsrate langsameren Datenbus zuzuordnen. Da nun aber der zweite Prozessor auch auf den wiederbeschreibbaren Speicher zugreifen kann ist es erforderlich, die über den ersten Datenbus auf den zweiten Datenbus gelieferten Informationen entsprechend zu synchronisieren, was mittels der Brücke auf einfache Weise bewerkstelligt wird. Als zweckmäßig hat es sich erwiesen, wenn der dem Speicher zugeordnete Datenbus eine Übertragungsbreite von 128 bit und der dem zweiten Prozessor zugeordnete Datenbus eine Übertragungsbreite von 32 bit aufweist.

Wie beschrieben wird durch die Verwendung des oder der Cache-Speicher erreicht, dass der erste Prozessor bzw. der digitale Signalprozessor nicht ständig den wiederbeschreibbaren Speicher bzw. dem diesen zugeordneten Datenbus belegt, vielmehr erfolgt lediglich ein diskontinuierlicher Zugriff auf den Speicher, nämlich dann, wenn neue Informationen in den oder die Cache-Speicher einzuladen ist. Sollte es dennoch zu einem Zugriffskonflikt kommen, nämlich dann, wenn zur gleichen Zeit auch der erste Prozessor auf den Speicher zugreifen möchte, wird dieser erfindungsgemäß mittels der Brücke, die zur Zugriffsverwaltung auf den Speicher ausgebildet ist, derart gelöst, dass bei einem Zugriffskonflikt bevorzugt der erste Prozessor bedient wird, da dieser die größere Last erzeugt und die höheren Echtzeitanforderungen zu erfüllen hat. Die Brücke ist also sowohl zur Synchronisation wie auch zur Arbitrierung ausgebildet.

Zur Speicherung vornehmlich flüchtiger, variabler Daten hat es sich als zweckmäßig erwiesen, wenn am zweiten Prozessor ein weiterer chipintegrierter Datenspeicher über einen Datenbus angeschlossen ist. In diesem Datenspeicher werden also kurzfristige Daten, beispielsweise errechnete Daten abgelegt, die in Kürze wieder überschrieben werden. Zur Ermöglichung eines Zugriffs auch des ersten Prozessors bzw. des digitalen Signalprozessors auf den weiteren Datenspeicher kann erfindungsgemäß ein DMA-Controller sowie eine zweite Brücke chipintegriert vorgesehen sein. Durch die Kombination des DMA-Controllers mit der zweiten Brücke wird auf einfache Weise der Zugriff auf den relativ langsam arbeitenden weiteren Datenspeicher ermöglicht. Insgesamt ist mit dieser Ausgestaltung nun



ein auf einem gemeinsamen Chip integriertes System mit verschiedenen Prozessoren und verschiedenen Speichern vorgesehen, bei dem jeder Prozessor auf jeden Speicher zugreifen kann, so dass ein äußerst funktioneller Informationstransfer und Betrieb ermöglicht wird.

- Weiterhin hat es sich als vorteilhaft erwiesen, wenn dem ersten Prozessor wenigstens ein interner schneller Datenspeicher und/oder wenigstens ein interner schneller Programmspeicher zugeordnet ist. In diesen sehr schnellen Speichern werden bevorzugt zeitkritische Programmteile, die dem ersten Prozessor bzw. dem digitalen Signalprozessor sehr kurzfristig zur Verfügung stehen müssen, oder aber modifizierbare, variable Daten, die ebenfalls kurzfristig zur Verfügung stehen müssen, abgelegt. Der erste Prozessor kann in diesem Zusammenhang eine doppelte Harvard-Architektur aufweisen, bei welcher jedem vorgesehenen Daten- oder Programmspeicher ein eigener Bus für Datenworte oder Programmworte zugeordnet ist.
- Der wiederbeschreibbare Speicher kann erfindungsgemäß ein MTP-Speicher (multiple progammable-Speicher) oder ein FLASH-Speicher sein. Der weitere Datenspeicher am zweiten Prozessor kann ein DRAM (direct random access memory) oder ein SRAM (static random access memory) sein. Der interne schnelle Datenspeicher und/oder der interne schnelle Programmspeicher kann ein RAM sein. Weiterhin kann auch eine direkte Kommunikationsverbindung zwischen den beiden Prozessoren vorgesehen sein. 20

Durch das erfindungsgemäße Multiprozessorsystem ergeben sich eine Vielzahl von Vorteilen gegenüber dem Stand der Technik. Zum einen kann wie beschrieben die Partionierung zwischen den Prozessoren und zwischen Programmbereich und Datenbereich innerhalb des integrierten wiederbeschreibbaren Speichers beliebig verändert werden, es muss lediglich der Gesamtspeicherbedarf des Systems bei Fertigung des Chips feststehen. Durch die Möglichkeit der Mehrfachbeschreibung des wiederbeschreibbaren Speichers, in dem wie ausgeführt das Programm zum Betrieb des jeweiligen Gerätes abgelegt ist, können sowohl für den Systemcontroller als auch für den Signalprozessor einfach und schnell neue Software-Versionen geladen werden. Die Integration des bzw. der verschiedenen vorgesehenen Speicher auf dem Chip optimiert den Stromverbrauch des Systems und reduziert 30 die Anzahl der Pins am Gehäuse des Chips bzw. lässt eine anderweitige Belegung vorhan-

25

100 march



dener Pins zu. Dies führt insgesamt zu Kosten- und Platzersparnissen. Durch die vorgenommenen Zugriffsmechanismem auf die Speicher, die Dimensionierung der CacheSpeicher und der lokalen Speicher ist die etwas langsamere Zugriffszeit auf den mehrfachbeschreibbaren Speicher auf einfache Weise bei geringstmöglichen Kosten kompensiert.
Schließlich verringert die Vereinigung mehrerer Speicher bzw. die unterschiedliche Partionierung und Aufteilung der Speicherbereiche in dem chipintegrierten wiederbeschreibbaren Speicher den Implementierungsoverhead und die benötigte Chipfläche.

Neben dem Multiprozessorsystem selbst betrifft die Erfindung ferner eine Verwendung des Multiprozessorsystems der vorbeschriebenen Art zum Betrieb eines Telekommunikationsendgeräts der mobilen Funktelefonie.

Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus dem im folgenden beschriebenen Ausführungsbeispiel sowie anhand der Zeichnung.

15

20

25

Die Figur zeigt in Form einer Prinzipskizze die auf einem nicht näher dargestellten Chip ausgebildeten bzw. integrierten Elemente. Gezeigt ist ein erster Prozessor 1 in Form eines digitalen Signalprozessors 2 (DSP). Der digitale Signalprozessor 2 ist ein leistungsstarker Prozessor mit einer Leistungsfähigkeit von 25 - 100 MIPS (millions of instructions pro second). Im Prozessor-Subsystem 3, dargestellt durch den in der Figur gezeigten Kasten, ist ferner ein interner schneller Programmspeicher 4 in Form eines integrierten RAM vorgesehen, in dem vom Signalprozessor 2 kurzfristig benötigte, zeitkritische Programmteile abgelegt sind. Ferner sind zwei integrierte schnelle Datenspeicher 5 zur Speicherung flüchtiger, kurzfristiger Daten vorgesehen. Den Speichern 4, 5 sind separate Busse 6a, 6b, 6c mit einer Übertragungsbreite von jeweils 16 bit zugeordnet. Über diese Busse kommuniziert der Signalprozessor 2 mit den jeweiligen Speichern. Der Programmspeicher 4 kann beispielsweise eine Speicherkapazität von 2 x 16 k bei einer Übertragungsbreite von 16 bit aufweisen, der Datenspeicher 5 kann mit einer Speicherkapazität von 8 x 16 k bei einer Übertragungsbreite von 16 bit dimensioniert sein. Ferner sind in dem Prozessor-Subsystem 3 mehrere Ein- und Ausgabeeinheiten 7 vorgesehen, über die einerseits Daten aus den Datenspeichern 5 ausgegeben bzw. an diese gegeben werden können, wie auch Daten aus einem später noch zu beschreibenden weiteren Datenspeicher.



Dem digitalen Signalprozessor 2 bzw. dem Prozessor-Subsystem 3 sind zwei Cache-Speicher 8, 9 zugeordnet, über welche der digitale Signalprozessor 2 auf einen ebenfalls am Chip integrierten wiederbeschreibbaren Speicher 10, der im gezeigten Beispiel als MTP-Speicher ausgebildet ist, zugreifen kann. Die Kommunikation zwischen den Cache-Speichern 8, 9 und dem wiederbeschreibbaren Speicher 10 erfolgt über einen Datenbus 11 mit einer bevorzugten Übertragungsbreite von 128 bit. Der Speicher 10 ist in unterschiedliche Speicherbereiche aufgeteilt, wobei in die Speicherbereiche einerseits ein Programm, andererseits konstante Daten eingeschrieben und ausgelesen werden können. Jeder Bereich ist nochmals unterteilt und entweder dem digitalen Signalprozessor 2 oder einem zweiten Prozessor 12 in Form eines System-Microcontrollers 13 (μC), welcher, wie nachfolgend noch beschrieben wird, ebenfalls Zugriff auf den Speicher 10 hat, zugeordnet. Der Zugriff auf die Programmwerte erfolgt über den Cache-Speicher 8, der Zugriff auf die Datenworte über den Cache-Speicher 9. Mittels der Cache-Speicher, die als schnelle Pufferspeicher arbeiten, wird sichergestellt, dass der digitale Signalprozessor 2 den Datenbus 11 nicht kontinuierlich belegt, vielmehr werden die benötigten Daten aus den Cache-Speichern 8, 9 ausgelesen, in welchen die benötigten Informationen gepuffert werden. Die Cache-Speicher 8, 9 kommunizieren mit dem digitalen Signalprozessor über die jeweiligen Busse 6a, 6b, und 6c. Bedingt durch diese Kommunikationsverbindung ist es auch möglich, Datenworte aus dem Speicher 10 bzw. den Cache-Speichern 8, 9 über die Ausgabeeinheiten 7 auszugeben. Der Speicher 10 sollte eine Speicherkapazität von wenigstens 0,5 - 2 Mbyte bei einer Übertragungsbreite von 128 bit aufweisen, selbstverständlich ist es auch möglich, diesen größer zu dimensionieren. Die Cache-Speicher können im Fall des Cache-Speichers 8 eine Größe von 512 byte aufweisen, die Größe des Cache-Speichers 9 kann 64 byte betragen.

25

30

20

15

Wie bereits beschrieben ist auf dem Chip ferner ein zweiter Prozessor in Form eines System-Microcontrollers 13 vorgesehen. Diesem zugeordnet ist ein zweiter Datenbus 14 mit einer Übertragungsbreite von 32 bit. Um dem System-Microcontroller 13 einen Zugriff auf die für ihn relevanten Programm- und Datenteile in dem Speicher 10 zu ermöglichen ist eine Brücke 15 vorgesehen, über welche der System-Microcontroller 13 via dem Datenbus 14 zugreifen kann. Die Brücke dient einerseits zur Synchronisation zwischen den beiden Datenbussen 11, 14, da beide - wie auch der digitale Signalprozessor 2 und der




20

25

30

System-Microcontroller 13 - mit unterschiedlichen Takten arbeiten, wie durch die gestrichelte Linie "Takttrennung" angedeutet. Der digitale Signalprozessor sowie sämtliche ihm zugeordneten Komponenten arbeiten mit einem Arbeitstakt von beispielsweise 26 - 104 MHz, während der System-Microcontroller und die entsprechenden ihm zugeordneten Elemente mit einem Arbeitstakt von beispielsweise 26 MHz arbeiten. Daneben übernimmt die Brücke 15 auch Arbitrierungsaufgaben dergestalt, dass sie stets einen bevorzugten Zugriff des digitalen Signalprozessors 2 bzw. der Cache-Speicher 8, 9 auf den Speicher 10 zulässt. Ferner besteht die Möglichkeit, die Brücke 15 als kleinen Cache-Speicher zu verwenden, so dass weniger Speicherzugriffe seitens des System-Microcontrollers auf den Speicher 10 erforderlich sind. Auf diese Weise werden auch etwaige Wartezyklen hinsichtlich eines Speicherzugriffs durch den System-Microcontroller verringert.

Wie bereits beschrieben ist auf dem Chip ferner ein zweiter Prozessor in Form eines System-Microcontrollers 13 vorgesehen. Diesem zugeordnet ist ein zweiter Datenbus 14 mit einer Übertragungsbreite von 32 bit. Um dem System-Microcontroller 13 einen Zugriff auf die für ihn relevanten Programm- und Datenteile in dem Speicher 10 zu ermöglichen ist eine Brücke 15 vorgesehen, über welche der System-Microcontroller 13 via dem Datenbus 14 zugreifen kann. Die Brücke dient einerseits zur Synchronisation zwischen den beiden Datenbussen 11, 14, da beide - wie auch der digitale Signalprozessor 2 und der System-Microcontroller 13 - mit unterschiedlichen Takten arbeiten, wie durch die gestrichelte Linie "Takttrennung" angedeutet. Der digitale Signalprozessor sowie sämtliche ihm zugeordneten Komponenten arbeiten mit einem Arbeitstakt von beispielsweise 26 - 104 MHz, während der System-Microcontroller und die entsprechenden ihm zugeordneten Elemente mit einem Arbeitstakt von beispielsweise 26 MHz arbeiten. Daneben übernimmt die Brücke 15 auch Arbitrierungsaufgaben dergestalt, dass sie stets einen bevorzugten Zugriff des digitalen Signalprozessors 2 bzw. der Cache-Speicher 8, 9 auf den Speicher 10 zulässt. Ferner besteht die Möglichkeit, die Brücke 15 als kleinen Cache-Speicher zu verwenden, so dass weniger Speicherzugriffe seitens des System-Microcontrollers auf den Speicher 10 erforderlich sind. Auf diese Weise werden auch etwaige Wartezyklen hinsichtlich eines Speicherzugriffs durch den System-Microcontroller verringert.



Dem System-Microcontroller 13 ist ferner ein weiterer chipintegrierter Datenspeicher 16 in Form eines DRAM oder eines SRAM zugeordnet. Dieser kann eine Größe von 32 k bei einer Übertragungsbreite von 32 bit an den Datenbus 14 aufweisen. Auf den weiteren Datenspeicher 16 hat der System-Microcontroller 13 unmittelbaren Zugriff. Um auch einen Zugriff des digitalen Signalprozessors 2 auf den weiteren Datenspeicher, in dem flüchtige, kurzzeitige Daten abgelegt sind, zu ermöglichen, ist ein DMA-Controller 17, welcher ebenfalls am Datenbus 14 angeschlossen ist, sowie eine weitere Brücke 18, die mit dem Subsystem-internen Bus 6c verbunden ist, vorgesehen. Zwar arbeitet der weitere Datenspeicher 16 im Hinblick auf die hohe Taktfrequenz des digitalen Signalprozessors 2 sehr langsam, weshalb nur selten ein Zugriff erfolgen wird. Dieser ist jedoch mittels des DMA-Controllers 17 und der Brücke 18, die wiederum zur Synchronisation zwischen den unterschiedlichen Datenbussen sowie den Taktfrequenzen ausgebildet ist, möglich.

Weiterhin hängt am Datenbus 14 ein Boot-ROM 19, über welches die Erstkonfiguration des Speichers 10 und das erstmalige Einladen des Programms und etwaiger Daten erfolgt.

Weiterhin sind über eine dritte Brücke 20 verschiedene chipintegrierte Peripherieelemente 21 wie beispielsweise Schnittstellen zu externen Bauteilen oder dergleichen angeschlossen. Daneben kann über eine entsprechende Anschlusseinrichtung 22 ein chipexterner weiterer Speicher, beispielsweise ein FLASH-Speicher angeschlossen werden. Dieser dient zur Erweiterung des chipintegrierten Speichers 10, wenn dessen Speicherplatz nicht mehr ausreichen sollte. Der externe Speicher ist als Ein-/Ausgabeeinheit des System-Microcontrollers 13 angeschlossen. Der digitale Signalprozessor 2 kann auf diesen externen Speicher über den DMA-Controller 17 sowie die Brücke 18 zugreifen.

25

20

15

Es versteht sich von selbst, dass die genannten Speicher-Dimensionierungen sowie die Auslegung der Ubertragungsraten und der Übertragungsbreiten der verwendeten Datenbusse abhängig vom jeweiligen Anwendungsfall geändert werden können.



- 1. Multiprozessorsystem, insbesondere für Endgeräte der mobilen Funktelefonie, bei dem auf einem gemeinsamen Chip angeordnet sind:
- wenigstens zwei Prozessoren (1, 12),
- wenigstens ein wiederbeschreibbarer Speicher (10), auf den beide Prozessoren
- 5 (1, 12) zugreifen können,

25.

- wenigstens ein Cache-Speicher (8, 9), über den der erste Prozessor (1) auf den Speicher (10) Zugriff hat, und
- wenigstens eine Brücke (15), über die der zweite Prozessor (12) Zugriff auf den Speicher (10) hat.
- 2. Multiprozessorsystem nach Anspruch 1,dadurch gekennzeichnet,

dass beide Prozessoren (1, 12) mit unterschiedlichen, voneinander getrennten Arbeitstakten arbeiten.


3. Multiprozessorsystem nach Anspruch 1 oder 2, dadurch gekennzeichnet,

dass der erste Prozessor (1) ein digitaler Signalprozessor (2) und der zweite Prozessor (12) ein System Microcontroller (13) ist.

4. Multiprozessorsystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,

dass der Speicher (10) über zwei Cache-Speicher (8, 9) an den ersten Prozessor (1) angeschlossen ist, von denen einer für einen Zugriff auf den Speicher (10) zum Auslesen eines Programms und der andere für einen Zugriff auf den Speicher (10) zum Auslesen von Daten dient.





dass im Speicher (10) jedem Prozessor (1, 12) ein separater Speicherbereich für ein Programm und für Daten zugeordnet ist.

6. Multiprozessorsystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet.

dass die Brücke (15) zur Synchronisation zwischen einem ersten Datenbus (11), über den der Speicher (10) kommuniziert, und einem zweiten Datenbus (14), über den der zweite Prozessor (12) kommuniziert, und der hinsichtlich der Übertragungsbreite schmäler ist, ausgebildet ist.

- 7. Multiprozessorsystem nach Anspruch 6, dadurch gekennzeichnet,
- dass der dem Speicher (10) zugeordnete Datenbus (11) eine Übertragungsbreite von wenigstens 128 bit und der dem zweiten Prozessor (12) zugeordnete Datenbus (14) eine Übertragungsbreite von wenigstens 32 bit aufweist.
- 8. Multiprozessorsystem nach einem der vorangehenden Ansprüche,
- 20 <u>dadurch gekennzeichnet</u>,

dass die Brücke (15) zur Zugriffsverwaltung auf den Speicher (10) derart ausgebildet ist, dass bei einem Zugriffskonflikt bevorzugt der erste Prozessor (1) bedient wird.

- 9. Multiprozessorsystem nach einem der vorangehenden Ansprüche,
- 25 <u>dadurch gekennzeichnet</u>,

dass am zweiten Prozessor (12) ein weiterer chipintegrierter Datenspeicher (16) über einen Datenbus (14) angeschlossen ist.

10



10. Multiprozessorsystem nach Anspruch 9, dadurch gekennzeichnet,

dass zur Ermöglichung eines Zugriffs des ersten Prozessors (1) auf den weiteren Datenspeicher (16) am Chip ein DMA-controller (17) sowie eine zweite Brücke (18) vorgesehen ist.

11. Multiprozessorsystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,

dass dem ersten Prozessor (1) wenigstens ein interner schneller Datenspeicher (5a, 5b) und/oder wenigstens ein interner schneller Programmspeicher (4) zugeordnet ist.

12. Multiprozessorsystem nach Anspruch 11, dadurch gekennzeichnet,

20

25

30

dass das von dem ersten Prozessor (1) und dem oder den internen Speichern gebildete

- 15 Prozessor-Subsystem (3) eine doppelten Harvard-Architektur aufweist.
  - 13. Multiprozessorsystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,

dass der Speicher (10) ein MTP-Speicher oder als FLASH-Speicher ist.

14. Multiprozessorsystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,

dass der weitere Datenspeicher (16) am zweiten Prozessor (12) ein DRAM oder ein SRAM ist.

15. Multiprozessorsystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,

dass der interne schnelle Datenspeicher (5a, 5b) und/oder der Programmspeicher (4) ein RAM ist.

16. Verwendung eines Multiprozessorsystems nach einem der Ansprüche 1 bis 15 zum Betrieb eines Telekommunikationsendgeräts der mobilen Funktelefonie.





